网志栈编辑推荐
暂无
内容简介
TMS320DM8168是目前TI推出的DaVinci系列中 zui先进的数字媒体处理器,高度集成ARMCortex-A8、
TMS320C674xDSP、3D图形加速器、高清视频处理子系统、高清视频编码协处理器以及丰富的外设,其处理速度快,功能强大,是TI推出的DaVinci系列中性能zui
好的视频SOC。由罗钧编*的《嵌入式数字媒体处理器原理与开发--基于TI达芬奇DM8168系列(MCU中国大学计划教材
)》全面介绍了TMS320DM8168的硬件原理、软硬件开发与系统设计,主要内容包括其基本特性、硬件结构、片内外设、开发软件与工具等。同时本书还根据研究团队多年的研发经验,提供了以DM8168为核心处理器的视频编码处理系统的应用开发技术及实例,重点解决应用设计中的关键问题。本书内容丰富、理论联系实际,可以作为高等院校电子、信息类相关专业嵌入式系统研究方向高年级本科生和研究生的教材,也可以作为从事嵌入式系统研究与应用开发工程技术人员的参考用书。
作者简介
暂无
目录
第1章 概 述
1.1 TI简介及其发展
1.1.1 简 介
1.1.2 历史进程
1.2 DSP技术概述
1.2.1 概 述
1.2.2 DSP的发展历程
1.2.3 DSP芯片分类
1.3 DSP特点及结构
1.3.1 特点及优势
1.3.2 体系结构
1.4 TI公司的DSP芯片
1.4.1 TI公司DSP芯片简介
1.4.2 TMS320C2000系列DSP
1.4.3 TMS320C5000系列DSP
1.4.4 TMS320C6000系列DSP
1.5 达芬奇技术
1.5.1 简 介
1.5.2 达芬奇技术应用
1.5.3 达芬奇软件与I/O技术
1.5.4 TI达芬奇数字视频处理器
1.6 本章小结
1.7 思考题与习题
第2章 TMS320DM8168总体结构及功能概述
2.1 概 述
2.1.1 简 介
2.1.2 系统结构方框图
2.2 特性及其应用
2.2.1 器件特性
2.2.2 性能及应用范围
2.3 封装与引脚分布
2.3.1 封装信息
2.3.2 引脚分布与引脚功能
2.4 芯片配置
2.4.1 控制模块
2.4.2 引导顺序
2.4.3 引脚复用控制
2.5 本章小结
2.6 思考题与习题
第3章 TMS320DM8168处理器结构
3.1 概 述
3.2 ARM 处理器子系统
3.2.1 简 介
3.2.2 特 性
3.2.3 MPU 集成子系统
3.2.4 MPU 子系统的时钟和复位
3.2.5 ARM Cortex-A8处理器
3.2.6 AXI2OCP和I2Async网桥
3.2.7 中断控制器
3.2.8 电源管理
3.2.9 HostARM 地址映射
3.3 C674xDSP子系统
3.3.1 简 介
3.3.2 C674xDSP特征
3.3.3 DSP子系统的结构
3.3.4 TMS320C674x宏模块
3.3.5 高级事件触发
3.4 高清视频图像协处理器子系统
3.5 SGX530图形加速器
3.5.1 概 述
3.5.2 SGX集成与功能描述
3.5.3 SGX寄存器
3.6 内部处理器通信
3.6.1 复位请求
3.6.2 IPC特性
3.6.3 IPC组成及其策略
3.6.4 IPC配置
3.6.5 邮 箱
3.6.6 自旋锁
3.7 内存管理
3.7.1 概 述
3.7.2 系统MMU
3.7.3 MMU 原理
3.7.4 MMU 寄存器
3.8 本章小结
3.9 思考题与习题
第4章 TMS320DM8168系统互连与内存映射
4.1 内存映射
4.1.1 概 述
4.1.2 L3内存映射
4.1.3 L4内存映射
4.1.4 Cortex-A8内存映射
4.1.5 C674xDSP内存映射
4.1.6 内存测试程序
4.2 系统互连
4.2.1 概 述
4.2.2 L3互连
4.2.3 L4互连
4.3 本章小结
4.4 思考题与习题
第5章 TMS320DM8168存储器控制
5.1 动态内存管理
5.1.1 概 述
5.1.2 特 性
5.1.3 功能模块
5.1.4 关键词和缩写词
5.1.5 DMM 功能描述
5.1.6 TILER功能描述
5.1.7 DMM/TILER寄存器
5.2 通用内存控制器
5.2.1 概 述
5.2.2 结 构
5.2.3 基本编程模型
5.2.4 GPMC寄存器
5.3 DDR2/3内存控制器
5.3.1 概 述
5.3.2 体系结构
5.3.3 DDRPHY
5.3.4 DDR2/3SDRAM 初始化
5.3.5 DDR2/3内存控制器的使用
5.3.6 DDR2/3寄存器
5.3.7 DDR2测试程序
5.4 本章小结
5.5 思考题与习题
第6章 TMS320DM8168系统控制与中断
6.1 电源、复位和时钟管理模块
6.1.1 电源管理
6.1.2 复 位
6.1.3 时 钟
6.1.4 PRCM 寄存器
6.2 看门狗模块
6.2.1 概 述
6.2.2 结 构
6.2.3 看门狗定时寄存器
6.2.4 软件程序设计
6.3 中断系统
6.3.1 中断一览表
6.3.2 Cortex-A8MPU 中断控制器
6.3.3 C674xDSP中断控制器
6.3.4 应用实例
6.4 本章小结
6.5 思考题与习题
第7章 TMS320DM8168EDMA3控制器
7.1 简 介
7.1.1 概 述
7.1.2 特 性
7.1.3 关键词及其解释
7.2 EDMA3结构
7.2.1 功能概述
7.2.2 EDMA3传输类型
7.2.3 参数RAM
7.2.4 DMA 传输启动
7.2.5 DMA 传输完成
7.2.6 事件、通道和PaRAM 映射
7.2.7 EDMA3通道控制区域
7.2.8 EDMA3通道连接
7.2.9 EDMA3中断
7.2.10 EDMA3内存保护
7.2.11 事件队列
7.2.12 EDMA3传输控制器
7.2.13 EDMA3优先级
7.3 EDMA3传输实例
7.3.1 块数据传输
7.3.2 子帧获取
7.3.3 数据排序
7.4 EDMA3寄存器
7.4.1 EDMA3CC寄存器
7.4.2 EDMA3TC寄存器
7.5 应用实例
7.6 本章小结
7.7 思考题与习题
第8章 通用I/O 接口与定时器
8.1 通用I/O接口
8.1.1 概 述
8.1.2 操作模式
8.1.3 时钟和复位方案
8.1.4 中断特性
8.1.5 通用接口基本编程模型
8.1.6 GPIO寄存器
8.1.7 应用举例
8.2 定时器
8.2.1 概 述
8.2.2 功能描述
8.2.3 访问寄存器
8.2.4 Posted模式选择
8.2.5 写寄存器访问
8.2.6 读寄存器访问
8.2.7 定时器寄存器
8.3 本章小结
8.4 思考题与习题
第9章 TMS320DM8168外围设备互联接口
9.1 简 介
9.1.1 概 述
9.1.2 特 征
9.1.3 功能结构
9.2 时钟与总线控制
9.3 地址翻译与地址空间
9.3.1 地址翻译
9.3.2 地址空间
9.4 PCIe回环
9.5 L3内存映射
9.6 中断和DMA
9.6.1 中断支持
9.6.2 DMA 支持
9.7 复位和电源
9.7.1 复位注意事项
9.7.2 电源管理
9.7.3 设备与连接电源状态间的关系
9.8 使用情况
9.8.1 PCIeRootComplex
9.8.2 PCIeEndPoint
9.9 PCIe寄存器
9.9.1 访问配置空间的只读寄存器
9.9.2 PCIeRC访问EP应用寄存器
9.9.3 DEBUG寄存器的LTSSM 状态
9.9.4 PCIe应用寄存器
9.9.5 配置类型0寄存器
9.9.6 配置类型1寄存器
9.9.7 PCIe功能寄存器
9.9.8 PCIe扩展功能寄存器
9.9.9 中断消息发送寄存器
9.9.10 电源管理功能寄存器
9.9.11 端口逻辑寄存器
9.10 应用实例
9.11 本章小结
9.12 思考题与习题
第10章 TMS320DM8168串行外围设备接口
第11章 TMS320DM8168多通道缓冲串口
第12章 TMS320DM8168多媒体片内外围设备
第13章 TMS320DM8168 12C总线接口
第14章 TMS320DM8168其他片内外围设备
第15章 TMS320DM8168集成开发环境
第16章 Ubuntu操作系统下DM8168开发
第17章 TMS320DM8168硬件设计参考
第18章 视频编码系统开发实例
书中常用术语缩写解释
附录 重庆大学DM8168高清视频处理实验照片
参考文献
嵌入式数字媒体处理器原理与开发——基于TI达芬奇DM8168系列 pdf下载声明
本pdf资料下载仅供个人学习和研究使用，不能用于商业用途，请在下载后24小时内删除。如果喜欢，请购买正版
